(12) 公表特許公報(A)

(11)特許出願公表番号 特表2003-526948 (P2003-526948A)

(43)公表日 平成15年9月9日(2003.9.9)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
H01L 29/78	6 5 3	H01L 29/78	653B
	6 5 2		652L
			652S
	653		6 5 3 A

審査請求 未請求 予備審査請求 未請求(全 20 頁)


	一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个
(21)出願番号 特願2001-567046(P2001-567046	(71)出願人 コーニンクレッカ フィリップス エレク
(86) (22)出願日 平成13年2月28日(2001.2.28)	トロニクス エヌ ヴィ
(85)翻訳文提出日 平成13年11月12日(2001.11.12)	Koninklijke Philips
(86)国際出願番号 PCT/EP01/02271	Electronics N. V.
(87)国際公開番号 WO01/069684	オランダ国 5621 ベーアー アインドー
(87)国際公開日 平成13年9月20日(2001.9.20)	フェン フルーネヴァウツウェッハ 1
(31)優先権主張番号 0005650.7	Groenewoudseweg 1,
(32)優先日 平成12年3月10日(2000,3.10)	5621 BA Eindhoven, Th
(33)優先権主張国 イギリス (GB)	e Netherlands
(81)指定国 EP(AT, BE, CH, CY,	(72)発明者 レイモンド、ジェイ、イー、ヒュティング
DE, DK, ES, FI, FR, GB, GR, IE, I	オランダ国5656、アーアー、アインドーフ
T, LU, MC, NL, PT, SE, TR), JP	ェン、プロフ. ホルストラーン、6
•	(74)代理人 弁理士 吉武 賢次 (外4名)
	最終頁に続く

(54) 【発明の名称】 電界効果型半導体装置

(57)【要約】

【課題】 トレンチ・ゲート型の例えばMOSFETであって、半導体本体10の表面10aに横並び素子セルと、ドレイン・トレンチ40を介して表面10aから下部ドレイン領域14aに延在する少なくとも一つのドレイン配線41を備えた半導体装置を提供する。

【解決手段】 装置のチャネル形成領域15が横方向にドレイン・トレンチ40まで延在する。ドレイン・トレンチ40はデャネル形成領域15の厚みを介して下部ドレイン領域14aまで延在する。ドレイン・トレンチ40の横壁上の中間絶縁層24によりドレイン配線41がチャネル形成領域15より分離される。全セルラー配置領域により導電チャネル12が形成され小型のセルラー配置が実現される。ディスクリート装置構造により基板導電路が不要となり、装置のON抵抗が低減される。



【特許請求の範囲】

【請求項1】

半導体本体と、この本体の一主表面上に横並びに配される複数の素子セルとを備え、各素子セルは、第1導電型のチャネル形成領域により反対の第2導電型の下部ドレイン領域から分離されているソース領域と前記チャネル形成領域に容量結合されて、前記ドレイン、ソース領域間の導電チャネルを制御するゲート電極と、前記一主表面から前記下部ドレイン領域までドレイン・トレンチ内に延在する少なくとも一つのドレイン接続を備えた電界効果半導体装置であって、

前記チャネル形成領域は横方向に前記ドレイン・トレンチまで延在し、前記ドレイン・トレンチは前記チャネル形成領域の厚みを介して前記下部ドレイン領域まで延在し、前記ドレイン・トレンチの横壁上の中間絶縁層により前記ドレイン接続が前記チャネル形成領域より分離されていることを特徴とする半導体装置。

【請求項2】

前記チャネル形成領域の中間部分により前記ドレイン・トレンチから横方向に 分離されるソース領域を備えるセルまで前記ドレイン・トレンチが延在し、前記 チャネル形成領域の前記中間部分は前記ゲート電極の制御外である特徴とする請 求項1に記載の半導体装置。

【請求項3】

前記ドレイン・トレンチと前記ゲート電極はそれらの配置において交互に配されていることを特徴とする請求項2記載の半導体装置。

【請求項4】

前記ドレイン・トレンチは、ドレイン・トレンチを有しない素子セルに横方向 に囲まれた配線セルを介して延在していることを特徴とする請求項1記載の半導 体装置。

【請求項5】

前記配線セルは、前記ゲート電極の制御外である前記チャネル形成領域の中間 部分により前記ドレイン・トレンチから横方向に分離されているソース領域を備 えていることを特徴とする請求項4記載の半導体装置。

【請求項6】

前記チャネル形成領域の厚みを介してゲート・トレンチ内に前記ゲート電極が 延在し、各セルの前記ソース領域は前記一主表面上で前記ゲート・トレンチに隣 接していることを特徴とする請求項1乃至5いずれかに記載の半導体装置。

【請求項7】

前記チャネル形成領域の近傍で、前記ドレイン・トレンチの前記中間絶縁層より薄いゲート誘電体層と前記ゲート・トレンチが横並びであることを特徴とする請求項6に記載の半導体装置。

【請求項8】

前記ドレイン領域は、ドリフト領域下部に、このドリフト領域よりも高濃度にドープされた電極領域を備え、前記ドレイン・トレンチ内の前記ドレイン配線は、前記チャネル形成領域と前記ドレイン・ドリフト領域の両方の厚みを介してさらに高濃度にドープされたドレイン電極領域に達していることを特徴とした請求項1万至7いずれかに記載の半導体装置。

【請求項9】

前記ドレイン・ドリフト領域は、前記チャネル形成領域の第1導電型の導電型 決定ドーパント濃度より低い第2導電型のドーパント濃度を有することを特徴と した請求項8記載の半導体装置。

【請求項10】

前記チャネル形成領域の近傍で、前記ドレイン領域は前記チャネル形成領域の 前記第1導電型の導電型決定ドーパント濃度より高い第2導電型のドーパント濃度を有することを特徴とした請求項1万至7記載いずれかにの半導体装置。

【請求項11】

前記ドレイン領域は第2導電型の単結晶基板を有し、この単結晶基板上のエピタキシャル層内に前記チャネル形成領域が存在していることを特徴とした請求項1万至10記載いずれかにの半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は電界効果型半導体装置に関する。特にこの発明は、半導体装置の一つの主表面に各素子セルが隣り合い、ドレイン・トレンチ内でこの主表面から下部ドレイン領域に少なくとも一つのドレイン配線が延在する構造の、トレンチ・ゲート型絶縁ゲート電界効果パワートランジスタ(いわゆるMOSFET)を含む半導体装置に関する。さらにこの発明はこれら半導体装置の製造方法に関する

[0002]

【従来の技術】

米国特許US-A-5.682、048には、一つの半導体装置内及び上部に複数のMOSFETを集積可能な電界効果型半導体装置が記載されている。各MOSFETの主表面には複数素子セルが隣り合って配されている。各素子セルの構造は公知で、第1導電型のチャネル形成領域によりソース領域が反対の第2導電型の下部ドレイン領域から分離されている。公知の方法により、ゲート電極がチャネル形成領域に容量結合されてソース領域、ドレイン領域間導電チャネルを制御している。この米国特許US-A-5.682、048の開示内容はすべてここに引用されるものである。

[0003]

【発明が解決しようとする課題】

米国特許US-A-5.682、048の装置では、各MOSFETのドレイン領域が、ドレイン・ドリフト領域と装置表面との間に高濃度にドープされた埋め込み層を有している。各埋め込み層により各FETへの互いに分離されたドレイン配線が可能となっている。一つの装置内にこれら複数のMOSFETが集積されているので、各MOSFETは一つの主表面とドレイン埋め込み層との間に少なくとも一つのドレイン配線を有している。米国特許US-A-5.682、048では、ドレイン・ドリフト領域のある部分を介して延びるドレイン・トレンチ内に低抵抗材料を用いて、一つの主表面から下部のドレイン埋め込み層への

ドレイン配線を形成する方法を開示している。これらのトレンチ内ドレイン配線 はドレイン・ドリフト領域よりはるかに低抵抗でMOSFETのON抵抗を低減 している。

[0004]

この発明は、さらに小型のセルラー配置のトレンチ内ドレイン配線を有するMOSFET等の半導体装置を提供することを目的としている。さらに、ディスクリート素子内での基板導電路の形成を防止することによりON抵抗を低減し、そして導電チャネルを形成する全セルラー配置領域を広く取れる半導体装置を提供することを目的としている。

[0005]

【課題を解決するための手段】

この発明は、複数の隣り合う素子セルと少なくとも一つのトレンチ内ドレイン 配線を備えた電界効果半導体装置であって、チャネル形成領域がドレイン・トレンチへ向かって横方向に延在し、ドレイン・トレンチはチャネル形成領域の厚み を介して下部ドレイン領域へ延在し、そしてドレイン・トレンチの横壁上の中間 絶縁層によりドレイン配線がチャネル形成領域から分離されている半導体装置を 提供する。

[0006]

ドレイン配線をチャネル形成領域から分離するのにドレイン・ドリフト領域の中間部分は必要ないので小型のセルラー配置が達成される。この発明は、低濃度にドープされたドリフト領域を持たない低電圧装置にも用いることができるトレンチ内ドレイン配線構造を提供する。

[0007]

ディスクリート素子では、下部ドレイン領域は上記第2導電型の単結晶基板を 有してもよい。装置上面(特に、エキタピシャル層)へのトレンチ内ドレイン配 線により、基板から底面への公知の方法による伝導路形成が不要となる。ON抵 抗低減に関する装置設計が重要になるにつれ、特にトレンチ・ゲート装置では、 この発明無しには、基板内伝導路により全ソース・ドレイン間ON抵抗が増大す ることになる。 [0008]

全セルラー配置領域内で多くの導電チャネルを形成するには活性ソース領域を 有するセルを介してドレイン・トレンチが延在すればよい。この活性ソース領域 は導電チャネル形成領域の中間部分でドレイン・トレンチから横方向に分離する ことができる。

[0009]

トレンチ内ドレイン配線により占められる全セルラー配置領域を縮小するには、ドレイン・トレンチが無い素子セルが横方向に隣接する配線セルを介して一つのドレイン・トレンチ又は各ドレイン・トレンチが延在すればよい。

[0010]

これらの隣接索子セルにより例えば横方向に配線セルを囲んでもよい。

[0011]

この発明の各特長と変形例が請求項に掲げられている。

[0012]

各種素子構造をこの発明により製造することができる。例えば、チャネル形成 領域の厚みを介してドレイン・トレンチをエッチングすると素子本体の主表面に チャネル形成領域を局部的に配置することができる。このチャネル形成領域は主 表面において前記第1の導電型の連続ドープ層から形成することができる。これ は例えば、少なくとも素子の活性領域又はドープされたエピタキシャル層内での 非局部(プランケット)ドーパント注入及び/又は拡散により形成することがで きる。素子がトレンチ・ゲート型の場合はゲート・トレンチはドレイン・トレン チと同じプロセスでエッチングすることができる。両トレンチは同じ深さを有し ても良い。

[0013]

【発明の実施の形態】

図2,3において線分I-Iは図1,4の断面部分を示す。なお、すべての図面は略図である。また、各図において、理解しやすいように各構成要素の寸法、互いの大小関係は拡大又は縮小されている。さらに、各実施形態及び変形例において同様な要素には同じ参照願号が付与されている。

[0014]

図1はトレンチ・ゲートMOSFETであるセルラー・パワー半導体装置の一実施形態を示す。この装置のトランジスタ・セル領域内で、第1導電型(ここではp型)のチャネル形成領域15により反対の第2導電型(ここではn型)のソース領域13とドレイン領域14が分離されている。領域13、15を介してドレイン領域14の下部まで延在するトレンチ20内にゲート電極11が存在する。ゲート・トレンチ20はゲート誘電体22と横並びであり、ゲート誘電体22を介してゲート電極11がチャネル形成領域15に容量結合されている。従って、公知のように素子がON状態のときにゲート電極11に電圧を加えると、領域15内に(ここでは電子の)導電チャネル12が形成され、ソース領域13、ドレイン領域14間のこの導電チャネル12に流れる電流が制御される。ソース領域13はこの装置本体の上面の主表面10aに隣接しており、ここでソース電極33が接触している。この装置はさらに装置本体の上面の主表面10aにドレイン電極34を備える。

[0015]

この発明ではドレイン電極34、ドレイン領域14間に少なくとも一つの配線41を形成する効果的な方法を提供する。このドレイン配線41はドレイン・トレンチ40内で表面10aから下部ドレイン領域14まで延在している。ドレイン・トレンチ40はチャネル形成領域15の厚みを介して下部ドレイン領域14までエッチングされている。この結果、チャネル形成領域15は横方向にドレイン・トレンチ40まで延在している。ドレイン・トレンチ40の横壁上で中間絶縁層24により、ドレイン配線41はチャネル形成領域15から分離されている。ドレイン・トレンチ40が延在している素子セルは好ましくは図1の例のように活性セルである。従って、ドレイン・トレンチ40は図1に示すようにゲート・トレンチ20に隣接しているソース領域13を形成するセルを介して延在している。チャネル形成領域15の中間部15aにより、ソース領域13はドレイン・トレンチ40から横方向に分離されている。この配置のため、中間部15aはゲート電極11の制御範囲外となっている。

[0016]

図1の装置はディスクリート電界効果トランジスタであり、ドレイン領域14 は第2導電型(n型)の単結晶基板である。この基板(領域14)の底面は素子 本体10の裏面10bを形成しており、ここで素子本体10は例えば素子のリー ド・フレーム台上に固定される。この素子では単結晶基板(領域14)上のエピ タキシャル層内にチャネル形成領域15が存在している。

[0017]

図1の装置は、低電圧(例えば、ソース電極33、ドレイン電極34間が20 又は30ボルト程度)で動作しそして低ドープ・ドレイン・ドリフト領域の無い構造に形成されている。この場合、チャネル形成領域15は、単結晶基板14上に直接成長する第1導電型(ここではp型)のエピタキシャル層により間単に形成される。エピタキシャル層により、基板即ちドレイン領域14の第2導電型のドーパント濃度(N+)より低い第1導電型の導電型決定ドーパント濃度(P)を有してチャネル形成領域15が形成される。

[0018]

ゲート・トレンチ20とドレイン・トレンチ40は共にエピタキシャル層(領域15)の厚みを介して基板(領域14)までエッチングされている。トレンチ20、40は共にフォトリソグラフィ、エッチングによりこの装置配置内で所定部位に形成してもよい。トレンチ20、40は深さZを有してもよい。

[0019]

ゲート・トレンチ20内に設けられるゲート誘電体22の材料及び厚みは所望のゲート特性即ちゲート電極11、チャネル形成領域15間の容量結合に応じて選ばれる。ドレイン・トレンチ40内に設けられるドレイン絶縁体24の材料及び厚みは、動作電圧で所望の絶縁性を示し、ドレイン配線41、チャネル形成領域15間の容量を低減するように選ばれる。これにより、典型的には、(少なくともチャネル形成領域15近傍において)ゲート絶縁層22はドレイン絶縁層24より薄くなる。トレンチ酸化により二酸化シリコンで層22、24を形成するとよい。ゲート・トレンチ20をマスクして直接エッチングによりドレイン・トレンチ40を再露出してもよい。

[0020]

典型的には、素子本体10は単結晶シリコンであり、層22、24は二酸化シリコンである。ゲート電極11は典型的には導電ドープ多結晶シリコンである。ドレイン配線41も、深さが浅いので、導電ドープ多結晶シリコンででもよい。しかし、特にドレイン・トレンチ40の幅W4が狭くなる場合、高導電体、例えば、アルミニウム、銅、タングステン等の金属によりドレイン配線41を形成すると効果的である。ソース領域33、ドレイン領域34は、例えば、アルミニウムや銅でもよく、また、同じ金属、異なる金属いずれでもよい。従って、セルラー配置において、ソース電極33上の絶縁層までドレイン電極34が延在するとよく、一つの電極が銅で他の電極がアルミニウムであるとよい。ゲート配線パッド(ゲート電極11のコンタクトをとる)はアルミニウム又は銅でもよい。絶縁層23は典型的には二酸化シリコンで素子表面10a上に存在してホールを有し、これらを介してソース電極33、ドレイン電極34が各々領域13と配線41に接触し、ゲート配線パッドが電極11に接触するようにしてもよい。絶縁上部層26は典型的には二酸化シリコンでゲート・トレンチ20上に存在し、上部ソース電極13からゲート電極11を分離する。

[0021]

典型的な実施形態において、チャネル形成領域 15は、例えば、ソース電極 3 がこれに接触する表面 10 a において、ドーピング濃度(P)はホウ素原子が 10^{16} 個 c m $^{-3}$ 乃至 10^{17} 個 c m $^{-3}$ であり、増加したドーパント濃度(P +)はホウ素原子が 10^{18} 個 c m $^{-3}$ 乃至 10^{19} 個 c m $^{-3}$ である。ソース領域 13、ドレイン領域 14 の導電型決定ドーパント濃度(P +)は、例えば、燐又は砒素原子が 10^{19} 個 c m $^{-3}$ 乃至 10^{22} 個 c m $^{-3}$ である。

[0022]

トレンチ20,40の深さzは例えば 1μ m乃至 3μ mである。ゲート誘電体22の厚みは典型的には75nm未満例えば50nmである。20又は30ボルト用装置ではドレイン・トレンチ絶縁体24の厚みは例えば60nmがよい。トレンチ20,40の幅W2、W4そしてそれらの間隔はこの装置に用いられるプロセス技術とセルラーアレイ配置による。

[0023]

この発明のドレイン・トレンチ構造は、全く異なる公知のセル配置に適用される。例えば、この装置セルは正方形配置、密にパックされた六角形配置さらには延在するストライプ配置でもよい。図2は互い違いなストライプ配置の一実施形態を示し、図3は正方形セル配置の一実施形態を示す。これらの図では数個の横並びの素子セルのみしか示されていないが、典型的には、電極33、34間に数千のこれらの並列セルが配される。この装置の活性セルラー領域は(図示しない)各種公知の周辺端末処理により装置10の周辺に固定される。周辺端末処理はこの装置に用いるプロセス技術とこの装置の電圧特性による。周辺端末処理には通常トランジスタセル形成工程の前に装置表面10aの周辺領域に厚いフィールド酸化膜を形成することが含まれる。

[0024]

図2の装置において、ドレイン・トレンチ40とゲート電極11が互い違いに配置されている。この配置状態では図1のソース電極13とドレイン電極14も互い違いに配置されている。各ドレイン・トレンチ40をゲート・トレンチ20と入れ替えることにより、ドレイン電極34、下部ドレイン領域14間の大きな配線領域が形成される。この状態では、ドレイン・トレンチ40の幅W4がゲート・トレンチ20の幅W2より小さくなり、ドレイン電極34、ドレイン領域14間のオーミック配線抵抗が小さくなる。

[0025]

図3に、ドレイン・トレンチ40が無い素子セル100に横方向に囲まれた配線セル101を介して延びるドレイン・トレンチ40を有する構造の一実施形態を示す。この状態では、ドレイン・トレンチ40の幅W4がゲート・トレンチ20の幅W2より大きいとドレイン配線抵抗を低減することができる。このドレイン・トレンチの幅は配線セル101を他のセル101より大きくすることによりさらに大きくなる。図3の実施形態では、一つの配線セル101がアレイの4個の通常セル100と置き換わっている。なお、この例ではセル100、101が正方形配置となっている。

[0026]

図3には一つの配線セル101しか示されていないが、複数のそのような配線

セル101を装置内の他のセル100の中に配置することができる。例えば、図3のセルラー配置はX、Y両方向に繰り返し配置されてもよい。各配線セル101は2列又はそれ以上のセル100(図3の正方形配置では少なくとも32個のセル100)又は一つの列(図3の正方形配置では12個のセル100)により囲むようにしてもよい。

[0027]

配線セル101はゲート・トレンチ20近隣にソース領域13を有する装置の活性セルでもある。このソース領域13はチャネル形成領域15の中間部分15 aによりドレイン・トレンチから横方向に分離されている。部分15aはゲート電極11の制御外にある。

[0028]

図1の装置のドレイン領域14は、チャネル形成領域15の近傍に、この領域15の導電型決定ドーパント濃度Pより高いドーパント濃度N+を有する。図4は異なる状態を示しており、低ドープ・ドレイン・ドリフト領域14bがチャネル形成領域15の近傍に存在している。ドリフト領域14bを設けることにより、例えば、ドレイン電極14に対する電圧が50ボルト以上の高電圧装置が実現できる。

[0029]

図4の装置のドレイン領域14は、高ドープ電極領域14aが、それほど高濃度ドープでないドレイン・ドリフト領域14bの下部に形成されている。典型的には、ドレイン・ドリフト領域14bは、チャネル形成領域15の第1の導電型の導電型決定ドーパント濃度Pより低い第2導電型のドーパント濃度Nーを有する。ドリフト領域14bは典型的には装置基板(領域14a)のエピタキシャル層である。チャネル形成領域15はこのエピタキシャル層内又はこのエピタキシャル層上に成長させた第2のエピタキシャル層内に注入及び/又は拡散してもよい。ドレイン・トレンチ40内のドレイン配線41はチャネル形成領域15とドレイン・ドリフト領域14b両方の厚みを介してさらに高濃度にドープされたドレイン電極領域14aまで延在している。ドレイン・トレンチ40の横壁上のドレイン・トレンチ絶縁体24は例えば50ボルト用装置で100nm厚である。

[0030]

図4ではゲート・トレンチ20がドレイン・トレンチ40と同じ深さを有する。この状態で高電圧用装置では、高濃度ドープのドレイン電極領域14a近傍のゲート絶縁体22を厚く形成するとよい。図4では、厚い絶縁体22aがトレンチ20の底部でドリフト領域14bの近傍の横壁の下部に形成されている。この厚い絶縁体22aは例えばドレイン絶縁体24と同じ厚みと材料を有してもよい

[0031]

図4の装置の変形例として、ドリフト領域14b内に底部を有する浅いゲート・トレンチ20を有してもよい。トレンチ20、40は共にまず浅くエッチングし、そして、ゲート・トレンチ20をマスクしてドレイン・トレンチ40を領域14aに達するまでエッチングしてもよい。

[0032]

この発明は、特に、トレンチ・ゲート構造を有する小型の装置配置に適している。しかし、この発明のドレイン配線41はプラナー・ゲート装置に用いてもよい。この例が図5に示されている。この装置では、装置表面10a上のゲート誘電体層21上にゲート電極11が形成されている。プラナー・チャネル形成領域15を介してゲート電極11下の表面10までドレイン・ドリフト領域14bが延在している。ドリフト領域14b、ソース領域13間のゲート電極11の下のチャネル形成領域15の中間部分内に導電チャネル12が形成されている。

[0033]

図5の装置では、ドレイン・トレンチ40がチャネル形成領域15の厚みを介して下部ドレイン領域14aまで延在している。チャネル形成領域15は横方向にドレイン・トレンチ40まで延在しているが、ドレイン・トレンチ40の横壁上の中間絶縁層24によりドレイン配線41から分離されている。この配置は上記トレンチ・ゲート構造の実施形態より小型化等において少し不利である。

[0034]

図1乃至5では、装置10の裏面10bまで基板として延在するドレイン領域 14aを有するディスクリート装置を示したが、この発明は集積回路装置にも起 用される。この場合、装置基板とエピタキシャル低ドープ領域14b又は15との間に領域14a又は14を埋め込み層としてドープしてもよい。この埋め込み層領域14a又は14は、トレンチ40の横壁の絶縁層24によりチャネル形成領域15より分離されたトレンチ・ドレイン配線41と繋げてもよい。

[0035]

通常、上記のようにゲート電極11はドープされた多結晶シリコンにより形成される。しかし、他の公知のゲート技術で形成してもよい。例えば、多結晶シリコン材料とシリサイドを形成する薄い金属材料をゲート電極11形成用のさらなる材料として用いてもよい。多結晶シリコンの代わりにゲート電極11全体を金属で形成してもよい。これと同じ材料をドレイン配線41に用いてもよい。

[0036]

図1乃至4では、絶縁層22がゲート・トレンチ20と横並びになっている絶縁トレンチ・ゲート構造を示したが、代わりにいわゆるショットキー・ゲート技術を用いてもよい。この場合、ゲート絶縁層22は存在せず、低ドープ・チャネル形成領域15とショットキー・バリアを形成する金属でトレンチ・ゲート電極11が形成される。ショットキー・バリアに存在する拡散層によりショットキー・ゲート電極11がチャネル形成領域15に容量結合される。

[0037]

上記各例はnチャネル装置であり、領域13,14はn導電型、領域15はp 導電型、そしてゲート電極11により電子逆チャネル12が領域15内に形成されている。しかし、この発明では、逆導電型のドーパントを用いてpチャネル装置を作ることもできる。この場合、領域13,14はp導電型、領域15はn導電型、そしてゲート電極11によりホール逆チャネル12が領域15内に形成される。

[0038]

以上の開示により当業者であれば他の変形例も考えられる。これら変形例には 設計、製造、半導体装置の使用において既に知られている各特長を上記記載した 特徴に加えることにより実現できるものも含むものである。

【図面の簡単な説明】

【図1】

この発明の簡単な構造の低電圧、トレンチ・ゲート電界効果型半導体装置の活性中央部分を示す断面図である。

【図2】

図1又は図4に示すこの発明のトレンチ・ゲート電界効果型半導体装置の互い違いな配置の一部を示す略平面図である。

【図3】

図1又は図4に示すこの発明のトレンチ・ゲート電界効果型半導体装置の別な配置の一部を示す略平面図である。

【図4】

高電圧動作用の図1に示すこの発明のトレンチ・ゲート電界効果型半導体装置の変形例の活性中央部分を示す断面図である。

【図5】

プラナーゲートを有するこの発明のトレンチ・ゲート電界効果型半導体装置の さらなる変形例の活性中央部分を示す断面図である。

【図1】




FIG. 1




FIG. 2

【図3】





FIG. 3



【図5】




FIG. 5

	INTERNATIONAL SEARCH	REPORT	Inter: vial App	plication No
			PCT/EP 01	
A CLASS IPC 7	IFICATION OF SUBJECT MATTER H01L29/78 H01L29/417 H01L29/	812		
According t	o International Palent Classification (IPC) or to both national classifi	calion and IPC		•
A MELDS	SEARCHED			
Minimum di IPC 7	ocumentation searched (classification system followed by classification sy	tion symbols)		
	ilion searched other than minimum documentation to the extent that			
	iala base consulted during the International search (name of data b ternal, INSPEC	ase and, where practical	, search (emps used	n
С. ВОСЛИ	ents considered to be relevant			
Category *	Citation of document, with indication, where appropriate, of the re	tevani passages		Relevant to claim No.
х	PATENT ABSTRACTS OF JAPAN vol. 016, no. 478 (E-1274), 5 October 1992 (1992-10-05) -& JP 04 171764 A (NISSAN MOTOR	CO LTD)		1-3,6,8, 9,11
Y	18 June 1992 (1992-06-18) abstract; figures 1-3,9	00 0.07,		4 5 7 10
'	abstract, rigures 1-3,9			4,5,7,10
Y	US 5 682 048 A (SHINOHARA T ET Al 28 October 1997 (1997-10-28)	L)		4,5
A	cited in the application column 3, line 55 -column 4, line figures 1A~IB column 8, line 40 - line 55; figu	•		1,6,8
Υ	US 4 914 058 A (BLANCHARD R A) 3 April 1990 (1990-04-03)			7,10
А	column 3, line 23 -column 6, line figures 3-5	≥ 47 ;		1,6,8,9, 11
		-/		
<u> </u>	er documente are listed in the continuation of box C.	X Palent lamily n	nembers are listed i	п аппех.
"A" docume consider in filing de "L" documes which in cladion "O" docume other in "P" documes later this	at which may throw doubts on priority claims) or scred to establish the publication case of another or other special reason (as specified) of referring to an eral disclosure, use, exhibition or each in published prior to the international filling date but an the priority date claimed	"Y" document of particular cannot be considered document is combined.	not in conflict with it the principle or the ar relevance; the cl- ed novel or cannot; step when the doc ar relevance; the cl- ed to involve an inw- ned with one or mor- ration being obvious	he application but by underlying the serined invertion to considered to urned its taken atone atmed invention solive stap when the e other auch docu- s to a person sixted
Date of the a	dust completion of the international search	Date of meiling of th	e intornational services	ch report
	October 2001	31/10/20	01	
Namo and m	elling address of the SA European Palent Office, P.B. 5816 Palentilaan 2 NL – 2220 HV Piljswift Taf (+31-70) 340-2440, Tx. 31 661 apo nl, Fax (+31-70) 340-3016	Authorized officer Morvan ,	D	

Form PCT#SA/210 (escond sheet) (July 1992)

2

page 1 of 2

INTERNATIONAL SEARCH REPORT

inter inal Application No PCT/EP 01/02271

	ation) DOCUMENTS CONSIDERED TO BE RELEVANT		
ilegary *	Challon of document, with inclination, where appropriate, of the relevant pessages	Pele	rani to claim No.
X	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 09, 30 July 1999 (1999-07-30) & JP 11 103056 A (TOYOTA CENTRAL RES & DEV LAB INC), 13 April 1999 (1999-04-13)		1,2,6
4 Р, Х	abstract; figures 5-11 -& US 6 177 704 B1 23 January 2001 (2001-01-23) column 6, line 50 -column 13, line 57; figures 5-11		4,5,11
Α	PATENT ABSTRACTS OF JAPAN vol. 012, no. 476 (E-693), 13 December 1988 (1988-12-13) & JP 63 194367 A (MATSUSHITA ELECTRIC WORKS LTD), 11 August 1988 (1988-08-11) abstract; figures 1-3		1,8,9

page 2 of 2

INTERNATIONAL SEARCH REPORT

formation on patent family members

Interr inal Application No PCT/EP 01/02271

Patent document cited in search report		Publication date		Patent family member(s)	Publication date
JP 04171764	A	18-06-1992	JP	3008479 B2	14-02-2000
US 5682048	А	28-10-1997	JP DE	8316467 A 19620021 AI	29-11-1996 21-11-1996
US 4914058	Α	03-04-1990	NONE		
JP 11103056	A	13-04-1999	US	6177704 B1	23-01-2001
JP 63194367	A	11-08-1988	AÜ	2019188 A	23-02-1989

Form PCT/ISA/216 (patent family annex) (July 1092)

フロントページの続き

- (72) 発明者 エルウィン、エイ. ハイツェン オランダ国5656、アーアー、アインドーフ ェン、プロフ. ホルストラーン、6
- (72) 発明者 ロブ、バン、ダーレン オランダ国5656、アーアー、アインドーフ ェン、プロフ. ホルストラーン、 6